Palladium Emulation
核心优势
企业级可靠性和可扩展性，将仿真吞吐量提高 5 倍
借助高级虚拟目标重定位和任务重塑功能，提高资源利用效率
使用基于刀片式机架结构，将占地面积减少 92%
应用 Palladium Cloud 可实现安全、可扩展以及定制化容量需求
验证已成为系统级芯片 (SoC) 开发流程中的最大挑战。但是，传统的验证工具无法跟上 SoC 和 ASIC 在设计规模和复杂性方面的增长速度。随着 RTL 级和门级设计的尺寸不断增加，传统仿真工具的速度之慢令人抓狂。这会拖延系统集成的进度，并延长整个验证周期。
Palladium® Z1 平台是业内首个数据中心级硬件仿真加速系统，它弥合了验证效率的差距，用于加速 SoC、子系统、IP 级验证以及系统级验证流程。
与上一代产品相比，该平台融合了仿真加速和硬仿技术，与实力相当的竞争对手相比，其仿真吞吐量高出 5 倍，工作负载效率平均高出 2.5 倍。
该平台易于管理和扩展，可实现以下几点：
可编译基于不同工作负载的数据库，单个工作站上每小时的编译性能高达 140MG
分配尽可能多的工作负载
根据优先级运行工作负载
pre-silicon 和post-silicon的错误调试
智能资源分配
Palladium Z1 平台管理资源的方式可以节省您的时间和精力。该平台提供独特的虚拟目标重定位功能以及高级任务塑造分配功能，允许在运行时将有效负载分配至可用资源，从而避免重新编译。平台最多可以执行 2304 个并行任务，具有 400 万门级最小任务粒度，并可以扩展到 92 亿门。
与 Palladium XP II 环境相比，Z1平台可将功耗密度降低多达 44％，并且每个硬仿周期的功耗可降低三倍或以上。
这种功耗优势源自以下几点：
系统利用率和并行用户数量平均提高 2.5 倍；
超过5倍的吞吐量；
每小时高达 140MG 的编译效率；
出色的调试深度和上传速度;
与 Palladium XP II 平台相比，Z1平台采用基于刀片式机框架构，可减少 92% 的面积占用，并将门密度提高 8 倍。基于 Palladium Z1 处理器的计算引擎还具有大规模并行功能，与实力相当的竞争对手相比，提供4倍更小的用户粒度。
在编译流程上，Palladium Z1 平台兼容与基于 Protium S1 FPGA 的原型开发平台和 Protium X1 企业级原型验证开发平台，可用于软件开发、系统验证和硬件回归。
主要功能
01
基于处理器架构的计算引擎和 Verification Xccelerator Emulator (VXE) 软件可将编译速度提高 2 倍，更高的性能验证，并灵活的支持新的使用模式。
02
Virtual Verification Machine (VVM) 支持交互式离线调试。
03
Cadence Xcelium® 仿真器支持hot-swap从软仿真切换到硬仿加速，无需重新编译。
04
通过快速、自动、智能的编译器实现快速环境搭建。
05
借助全面的 Cadence SpeedBridge® Adapter 产品组合和 Accelerated Verification IP，实现快速的系统级环境搭建。
06
借助 Cadence Joules™ RTL Power Solution ，可实现动态功耗分析和验证。
07
支持针对USB 和 PCI Express®的预认证和配置的 Emulation Development Kit (EDK) 产品组合，实现快速驱动程序开发和设计验证。
08
支持覆盖率和metric-driven的验证。
09
提供hybrid环境，可对设计和嵌入式仿真平台进行早期的硬件/软件验证，以实现全面的验证和重用方法。
10
通过 Cadence Stratus™ High-Level Synthesis (HLS) 提供高级别综合，使您可以将高级别抽象模型集成到系统验证环境。
11
通过面向 SoC 的 Cadence Perspec™ System Verifier 支持基于案例的验证，从而减少复杂的由覆盖范围驱动的系统级测试开发时间。
Cadence 是电子系统设计领域的关键领导者，拥有超过 30 年的计算软件专业积累。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。
Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。
Cadence 已连续十年名列美国财富杂志评选的 100 家最适合工作的公司。